فناوری ۵ نانومتری آی‌بی‌ام ۳۰ میلیارد ترانزیستوری

در اين بخش شما ميتوانيد درباره سخت افزار كامپيوتر به بحث و تبادل نظر بپردازيد

مدیران انجمن: Mahdi Mahdavi, شوراي نظارت

ارسال پست
Colonel II
Colonel II
نمایه کاربر
پست: 14136
تاریخ عضویت: سه شنبه 26 آذر 1387, 4:20 pm
سپاس‌های ارسالی: 9202 بار
سپاس‌های دریافتی: 21186 بار
تماس:

فناوری ۵ نانومتری آی‌بی‌ام ۳۰ میلیارد ترانزیستوری

پست توسط sinaset » دو شنبه 15 خرداد 1396, 2:52 pm

فناوری ۵ نانومتری آی‌بی‌ام ۳۰ میلیارد ترانزیستور را در تراشه‌‌ی بندانگشتی جا می‌دهد
آی‌بی‌ام خبر از تولید تراشه ۵ نانومتری بر پایه‌ی استاندارد جدیدی داده که به موجب آن با استاندارد FinFET خداحافظی خواهد شد. در این فرایند از ساختار جدیدی با یک پشته شامل چهار صفحه نانو استفاده می‌شود تا ۳۰ میلیارد ترانزیستور در تراشه‌ای به ابعاد یک بند انگشت جای بگیرند. این بدین معنی است که تراشه‌های فوق‌العاده قدرتمند از نظر پردازشی و در ابعاد بسیار کوچک تولید خواهد شد. همواره کوچک‌ کردن لیتوگرافی به معنی بهره‌وری بالاتر و مصرف انرژی کمتر در معماری یکسان است و با فناوری جدید آی‌بی‌ام می‌توان با افزایش قدرت پردازشی مصرف انرژی را نیز پایین نگاه داشت.



 تصویر 


قانون مور در دهه‌ی ۱۹۷۰ این‌گونه بیان شد که هر دو سال تعداد ترانزیستورهای یک تراشه می‌تواند دو برابر شود. اما این قانون طی سال‌های اخیر به موجب محدودیت‌های فیزیکی سیلیکون با مشکل روبرو شده و سرعت افزایش ترانزیستورها در تراشه‌ها کند شده است. در حال حاضر در بازار تجهیزات تجاریِ مخصوص مصرف‌کننده، تراشه‌های ۱۴ نانومتری بصورت گسترده استفاده می‌شوند. البته اینتل و سامسونگ روی به تولید تراشه‌های ۱۰ نانومتری آورده‌اند تا از رقبای خود پیشی بگیرند.

جالب است بدانید که آی‌بی‌ام در سال ۲۰۱۵ از تراشه‌ی آزمایشی ۷ نانومتری با همکاری سامسونگ و گلوبال فاندریز رونمایی کرد که می‌توانست ۲۰ میلیارد ترانزیستور را در یک تراشه‌ی بند انگشتی جای دهد. آن‌ها معتقدند که تراشه‌های ۷ نانومتری می‌توانند در سال ۲۰۱۹ به صورت تجاری عرضه شوند.

تولیدکنندگان نیمه‌هادی‌ها از سال ۲۰۱۱ تراشه‌های خود را بر پایه‌ی معماری FinFET تولید می‌کنند. همانطور که از نام این فناوری مشخص است، ترانزیستورها در FinFET در شکل فین استفاده می‌شوند که در آن سه کانال حامل جریان توسط یک لایه عایق احاطه می‌شود. حال به نظر می‌رسد استفاده از این روش در آینده با چالش‌هایی روبرو خواهد شد چرا که در این روش نمی‌توان تراشه را بیش از این کوچک‌‌تر کرد و همچنین کوچک‌تر کردن Finها نیز تاثیر چندانی در بهبود بازده ندارد.

به همین دلیل آی‌بی‌ام در تراشه‌ی ۵ نانومتری خود از صفحه‌های نانو سلیکونی استفاده کرده است که می‌توانند سیگنال‌ها را از درون ۴ گیت بصورت همزمان ارسال کنند؛ این در حالی است که در FinFET از سه گیت می‌توان سیگنال‌ها را عبور داد. مهندسان آی‌بی‌ام از لیتوگرافی اشعه‌ ماوری بنفش شدید (EUV) استفاده کرده‌اند. در این فرایند نوشتن الگوها روی ویفر سیلیکونی تراشه از طریق طول موج بسیار بالاتر انرژی نور در مقایسه با روش‌های فعلی انجام می‌شود. در این روش جزئیات بسیار بیشتری روی تراشه شکل می‌گیرد و برخلاف فرایند لیتوگرافی‌های فعلی، قدرت و بازده تراشه قابل کنترل خواهد بود.

اگر بخواهیم لیتوگرافی ۵ نانومتری آی‌بی‌ام را با ۱۰ نانومتری‌های فعلی مقایسه کنیم، لیتوگرافی جدید می‌تواند بازده را تا ۴۰ درصد در انرژی یکسان افزایش دهد و همچنین اگر بخواهیم بازده یکسان را از هر دو لیتوگرافی خروجی بگیریم مصرف انرژی در لیتوگرافی ۵ نانومتری ۷۵ درصد کاهش می‌یابد که مقدار قابل‌ملاحظه‌ای است.

با همه‌ی این‌ها از آنجایی که لیتوگرافی ۱۰ نانومتری به تازگی مورد استفاده قرار گرفته و قرار است در سال ۲۰۱۹ از لیتوگرافی ۷ نانومتری استفاده شود انتظار می‌رود ۴ یا ۵ سال آینده تراشه‌های مبتنی بر لیتوگرافی ۵ نانومتری عرضه شوند.

عکس: ویفر جدید ۵ نانومتری در آزمایش نیویورک آی‌بی‌ام / از Connie Zhou

منبع NEWATLAS
به نقل از زومیت
"قرآن"(کلام خدا) ...راه سعادت و خوشبختی.

ارسال پست

بازگشت به “سخت افزار كامپيوتر”